一鍵發(fā)布任務
發(fā)布成功
發(fā)布成功
贊賞金額：
支付金額：5元
支付方式：
贊賞成功！
你的贊賞是對作者最大的肯定~?
在PCB設計過程中，有一項重要的任務是從發(fā)射和抗擾度這兩個角度去分辨哪些是關鍵信號。對于發(fā)射類，需要重點關注的信號有，時鐘信號，高 dv/dt 或 高di/dt 信號，以及射頻RF信號等。對于抗擾類，需關注的重點信號有，復位、中斷和低電平模擬信號等。識別出這些信號后，請避免將它們靠近電路板邊緣進行布線。
圖 1給出了一個帶有關鍵發(fā)射信號的示例。信號走線路徑靠近電路板右上角邊緣，而電路板右上角邊緣底下并無完整的參考平面。由于邊緣效應，關鍵高速信號走線附近會產(chǎn)生擁有密集磁力線的磁場，產(chǎn)生的噪聲磁場容易耦合到附近電路、外圍連接線纜或接插件等。
圖1.電路板邊緣關鍵信號的影響
為了盡量減少這種影響，在空間有限且走線不能改動的前提下，有以下2個改善措施。如圖 2所示。電路板邊緣，走線底下鋪設完整參考平面，并在頂層沿電路板邊緣添加一條額外的地走線，同時將地走線用過孔連接到中間層的參考平面上。這樣，磁力線會被包圍在 PCB 內(nèi)部，從而減少了邊緣效應。
圖2.如何最小化邊緣效應
這里準備了個簡單的實驗來驗證關鍵信號走線走在PCB板邊緣的危害。如圖 3 所示為兩個雙面板。
圖3.實驗中PCB的基本描述
兩個板情況如下：
1) 信號走線靠近電路板邊緣的底部且其下方?jīng)]有完整的參考平面（上圖），以及 2) 信號走線遠離電路板邊緣，且底下具有完整參考平面（下圖）。
具體PCB如圖 4 所示，其中我們的信號（數(shù)字時鐘信號）通過 K8.1接口引入，負載端R8.1位置接50歐姆電阻。通過跳線切換JP8.1和JP8.2連接器來選擇不同走線。
圖4.實驗中的電路板
圖 5 顯示了通過頻譜分析儀近場探頭在 PCB 下方測量結果（測試數(shù)據(jù)在100MHz左右頻段雜波為環(huán)境底噪）。通過下面對比數(shù)據(jù)，能直觀地看出，信號走線靠近板邊（左）比信號走線遠離板邊（右）的諧波噪聲最多高出 20dB。
圖5.走線靠近PCB板邊緣（左）和走線遠離PCB板邊緣（右）
綜上所述，各位工程師朋友們，在分析EMC問題時請將關鍵信號篩選出來，切勿將關鍵信號走線布置在靠近電路板邊緣的位置。上述案例對比的是輻射發(fā)射類情況，但抗擾類模型同樣適用。
關于我愛方案網(wǎng)
我愛方案網(wǎng)是一個電子方案開發(fā)供應鏈平臺，提供從找方案到研發(fā)采購的全鏈條服務。找方案，上我愛方案網(wǎng)!在方案超市找到合適的方案就可以直接買，沒有找到就到快包定制開發(fā)。我愛方案網(wǎng)積累了一大批方案商和企業(yè)開發(fā)資源，能提供標準的模塊和核心板以及定制開發(fā)服務，按要求交付PCBA、整機產(chǎn)品、軟件或IoT系統(tǒng)。更多信息，敬請訪問http://m.zhaochuanqisf.com
