日本久章草在线一区二区三区,久久精品视频5,樱桃视频污在线观看,窝蝌蚪免费精品视频

電子方案開發(fā)供應(yīng)鏈平臺
一鍵發(fā)布任務(wù)
獲取驗證碼
返回

發(fā)布成功


贊賞作者

贊賞金額:

  • ¥2
  • ¥5
  • ¥10
  • ¥50
  • ¥100
  • ¥200

支付金額:5

支付方式:

微信支付

贊賞成功!
你的贊賞是對作者最大的肯定~?

當前位置 : 首頁 > 方案訊 > 方案訊詳情
屏蔽效能的影響條件及焊盤要求
發(fā)布時間:2022-06-20 閱讀量:457 來源:我愛方案網(wǎng)整理 作者:我愛方案網(wǎng)

介質(zhì)板不同放置方式對屏蔽效能的影響。介質(zhì)板大小不變,以下面三種不同的方式放置:與第二層孔縫平行,放置在距離地二層孔縫100 mm的位置;與側(cè)面平行,放置在垂直于孔縫長邊中央的位置;與地面平行,放置在垂直于孔縫短邊中央的位置。介質(zhì)板平行與地面放置時屏蔽效能最差,其他兩種放置方式對屏蔽效能影響不大。

 

1655689278471278.png

 

加載集成運算放大電路板對屏蔽效能的影響。對比介質(zhì)板和電路板在屏蔽腔中對屏蔽效能的影響,設(shè)置介質(zhì)板大小與電路板相同,均為75.59 mm×25.69 mm×0.711 2 mm,均將模型放置在屏蔽腔后腔中心距z 軸原點-99.288 8 mm 的位置,此處介質(zhì)板為前面提到的電導(dǎo)率為σ = 0.22 S - m-1 介電常數(shù)為εr = 2.65 的宏觀介質(zhì)板,印制電路板采用圖9所示的加載集成運算放大電路的電路板。運用CST,將電路板的PCB模型導(dǎo)入到CST的微波工作室中,經(jīng)過仿真后,在大小、厚度、放置位置相同的情況下,宏觀介質(zhì)板和印制電路板得到的屏蔽效能相差不大,即用宏觀介質(zhì)板等效替代印制電路板誤差較小。

 

加載印制電路板后腔體屏蔽效能主要表現(xiàn)在電路板表面電場強度的變化和表面電流的不同,屏蔽腔對電路板起到了良好的屏蔽效果。無屏蔽時最大場強為11.070 7 V·m-1 ,有屏蔽時最大場強為0.164 V·m-1 , 相隔較近的導(dǎo)線之間容易引起高場強,如果沒有屏蔽,將會引起電路板的正常工作,嚴重時引起損壞。

 

OEM用的過孔約15mil(1mil=0.0254mm)大小,但理想情況是應(yīng)小于8mil.因為過孔尺寸不對,在生產(chǎn)時,因孔徑過大,焊料沿孔壁漫爬溢出。這導(dǎo)致在該PCB設(shè)計中,對獨立SOP封裝產(chǎn)生吸抽作用,致使外設(shè)焊盤短路。兩個焊盤間缺乏足夠的阻焊層是第三個DFM問題。在此,焊盤挨得非常近。結(jié)果就是,阻焊層太薄,且在整個工藝流程中都脫離掉了。結(jié)果是,焊料呈毛刺狀從一個焊盤流到另一個焊盤。后果就是,由于這條不期而至的編外毛刺,該分立元件的焊盤定義變得不一致均勻。處理結(jié)果是,將該器件的焊盤變大。

 

另一個焊盤問題是焊盤大小的不匹配,這次是在布局的電源部分。此設(shè)計使用了很小的0402(0.4mm×0.2mm)無源器件封裝,在電源設(shè)計中,不推薦使用這么小的封裝。大多數(shù)電源布局在外層具有較大的鋪銅。0402封裝的一端直接連接到鋪銅。另一端則只有一條導(dǎo)線和過孔。這樣,在回流時,銅箔起著散熱器的作用,從而在焊盤的一側(cè)生成一個冷焊點(虛焊)。為了緩解此問題,最好是在焊盤與銅箔間建立熱連接。


1655689283416920.png

 

還有其它的布局失策,可以破壞對PCB實行有效的DFM原則的努力。不好的PCB布局可能會導(dǎo)致與焊盤定義、器件封裝、層疊、材料選擇、扇出、線寬和線間距等相關(guān)的制造和裝配問題。例如,不好的焊盤定義可在裝配時引致開路和短路;而若該器件封裝庫的物理尺寸不對的話,不準確的器件封裝尺寸可導(dǎo)致不可制造性問題。


文章評論

您需要登錄才可以對文章進行評論。

沒有賬號?立即注冊

最新活動
意見反饋
取消