發(fā)布成功
MIPI CSI-2接口轉(zhuǎn)DVP接口純Verilog/VHDL IP核設計需求：
1、輸入MIPI數(shù)據(jù)lane 1or2 可選；
2、解析MIPI串行數(shù)據(jù)，包含物理層及協(xié)議層的解析；
3、圖像格式轉(zhuǎn)換；
4、DVP接口輸出（圖像時鐘、場同步、行同步、數(shù)據(jù)有效信號、圖像數(shù)據(jù)信號8bit），要求圖象數(shù)據(jù)為灰度值輸出。
注：預算3萬左右，具體詳談。
1、我愛方案網(wǎng)是會員制服務，服務商通過競標后即可聯(lián)系雇主；
2、項目預算與報價不代表最終成交價格，成交價以雙方協(xié)商為準；
3、平臺提供設計項目對接服務，希望促成高效合作，對交易雙方不收取傭金，謝謝留意！
該服務商是二星服務商，被選中2次以上，相對靠譜。
該服務商因胡亂競標上過黑榜，請謹慎選擇。
競標數(shù)：10
選中數(shù)：0
競標時間：2019.05.28
聯(lián)系方式：
競標后可見
好評率：
100%
發(fā)包數(shù)量：
6
選中數(shù)量：
8
